⑩ 日本国特許庁(JP)

⑪特許出願公開

#### 平3-82164 ⑫ 公 開 特 許 公 報(A)

@Int.Cl.5

識別記号

庁内整理番号

码公開 平成3年(1991)4月8日

29/788 27/115 H 01 L 27/12 29/784 29/792

7514-5F

7514-5F 8831-5F

29/78 H 01 L 27/10 3 7 1 434 3 1 1 C

9056-5F

29/78

未請求 請求項の数 2 (全9頁) 審査請求

薄膜モランジスタメモリおよびその製造方法 60発明の名称

> 頭 平1-217575 . 创特

平1(1989)8月25日 29出

明 若 # 者 ⑫発

暗 夫 東京都八王子市石川町2951番地の5 カシオ計算機株式会

补八王子研究所内

カシオ計算機株式会社 勿出 願 人

東京都新宿区西新宿2丁目6番1号

瞡 郜

## 1. 発明の名称

薄膜トランジスタメモリおよびその製造方法 2. 特許請求の範囲

絶録基板上に形成されたゲート電極と、 (1) このゲート電極の上に形成された耐圧保持膜と、 この耐圧保持膜の上に形成されたゲート絶録膜と、 このゲート絶縁膜の上に前記ゲート電極と対向さ せて形成された半導体層と、この半導体層の両側 部に設けられたソース、ドレイン電極とからなり、 かつ前記ゲート電極にその一部分を除いて、この ゲート電極をその表面から所定深さに酸化させた 酸化铯緑層を形成するとともに、前記ゲート電極 の前記一部分と前記耐圧保持膜と前記ゲート総線 膜と前記半導体層と前記ソース、ドレイン電極と でメモリトランジスタを構成し、前記ゲート電極 の他の部分およびその表面部の前記酸化粕段層と 前記耐圧保持膜と前記ゲート絶縁膜と前記半導体 周と前記ソース、ドレイン電抵とで選択トランジ スタを構成したことを特徴とする薄膜トランジス

タメモリ。

絶縁基板上にゲート電極を形成した後、 このゲート電極の一部分を除く部分をその表面か ら所定深さに酸化させて酸化絶縁層を形成し、こ の後前記ゲート電極の上に耐圧保持膜とゲート絶 録膜と半導体層とソース,ドレイン電極を順次形 成することを特徴とする薄膜トランジスタメモリ の製造方法。

# 3. 発明の詳細な説明

[産衆上の利用分野]

本免明は、薄膜トランジスタメモリおよびその 製造方法に関するものである。

[従来の技術]

最近、電気的に書込み/消去/統出しが可能な E: PROM等のメモリとして、メモリ索子を薄 膜トランジスタで 構成した 薄膜 トランジスタメモ りが考えられている。

この薄膜トランジスタメモリとしては、従来、 絶録基板上にメモリ用薄膜トランジスタと選択用 薄膜トランジスタとを互いに隣接させて形成して メモリ素子を構成したものが知られている。

第8図は従来の薄膜トランジスタメモリの等価 回路を示したもので、図中T1はメモリ用蔗膜ト ランジスタ(以下メモリトランジスタという)、 T 2 は選択用薄膜トランジスタ (以下選択トラン ジスタという) であり、選択トランジスタT2の ソース電板S2はメモリトランジスタT1のドレ イン電板D1に接続されており、上記メモリトラ ンジスタT1と選択トランジスタT2とによって 1つのメモリ衆子が構成されている。なお、メモ リトランジスタT1のゲート電極G1と選択トラ ンジスタT2のゲート電極G2は図示しないゲー トライン(アドレスライン)に接続されており、 またメモリトランジスタT1のソース電極S1は 図示しないソースライン(データライン)に接続 され、選択トランジスタT2のドレイン電極D2 は図示しないドレインライン(データライン)に 接続されている。

(発明が解決しようとする課題)

しかしながら、上記従来の薄膜トランジスタメ

また、本発明の薄膜トランジスタメモリの製造方法は、絶録基板上にゲート電極を形成した後、このゲート電極の一部分を除く部分をその表面から所定深さに酸化させて酸化絶録層を形成し、この後前記ゲート電極の上に耐圧保持農とゲート絶録と半導体層とソース、ドレイン電極を順次形

モリは、絶縁基板上にメモリ用薄膜トランジスタ T1と選択用薄膜トランジスタT2とを互いに隣 接させて形成してメモリ素子を構成したものであるため、メモリ素子の案子面積が大きく、したが って集積度を上げることが難しい。また、メモリ 用薄膜トランジスタT1と選択用薄膜トランゴス タT2とをそれぞれ別工程で製造しなければなら ないために、その製造に多くの工程数を要すると いう問題をもっていた。

本発明は上記のような実情にかんがみてなされたものであって、その目的とするところは、メモリトランジスタと選択トランジスタとで構成されるメモリ素子の業子面積を小さくして集積度を上げ、しかも少ない工程数で容易に製造することができる薄膜トランジスタメモリを提供することにある。

〔課題を解決するための手段〕

本発明の薄膜トランジスタメモリは、絶縁基板上に形成されたゲート電極と、このゲート電極の上に形成された耐圧保持膜と、この耐圧保持膜の

成することを特徴とするものである。

[作用]

すなわち、本発明の薄膜トランジスタメモリは、 薄膜トランジスタのゲート電極とゲート絶録膜と の間の耐圧保持層を、前記ゲート電極の一部分に 対応する部分ではゲート電極上の耐圧保持膜だけ からなる薄膜とし、前記ゲート電極の他の部分に 対応する部分ではゲート電極の表面部に形成した 酸化絶縁層と前記耐圧保持膜とからなる二層の厚 膜とすることにより、ゲート電極からゲート絶録 膜に印加される電界の強度を前記ゲート電極の一 部分に対応する部分と他の部分とで異ならせて、 前記ゲート絶縁勝のうちの前記耐圧保持膜だけか らなる薄膜の耐圧保持層を介してゲート電極と対 向する部分だけに電荷蓄積機能をもたせ、ゲート 絶縁膜に電荷審徴機能をもたせた部分をメモリト ランジスタとするとともに他の部分を選択トラン ジスタとしたものであり、この薄膜トランジスタ メモリは、1つの薄膜トランジスタの中にメモリ トランジスタと選択トランジスタとを形成したも

のであるから、メモリトランジスタと選択トラン ジスタとで構成されるメモリ素子の素子面積を小 さくして集務度を上げることができるし、また、 1 つの薄膜トランジスタを製造する工程で上記メ モリ素子を構成するメモリトランジスタと選択ト ランジスタとを形成することができるから、少な い工程数で容易に製造することができる。しかも、 本発明の薄膜トランジスタメモリでは、ゲート電 極とゲート絶縁膜との間の耐圧保持層のうち選択 トランジスタ部分の膜厚を、ゲート電極をその表 面から所定深さに酸化させて形成した酸化絶緑層 によって確保しているため、ゲート電極上に形成 する耐圧保持膜の膜厚を選択トランジスタ部分に おいて厚くする場合のように上記耐圧保持膜の膜 面に段差ができることはなく、したがって上記耐 圧保持限の上に形成したゲート絶縁膜上に設ける 半導体層を平坦にかつ均一な厚さに形成して信頼 性を向上させることができる。

また、本発明の薄膜トランジスタメモリの製造方法は、絶縁基板上にゲート電極を形成した後、

おり、4000人~5000人の膜厚に形成されている。 そして、このゲート電極Gの中央部分を除く両側 部には、このゲート電極Gをその表面から所定深 さ (2000人~3000人) に 酸 化 さ せ た 酸 化 絶 緑 層 1 2 が形成されている。この酸化絶縁層 1 2 は、 ゲート電極Gを形成するタンタル(Ta)を酸化 させた酸化タンタル(TaOx)である。また、 上記ゲート電極Gの上には、基板11全面にわた って例えば酸化タンタル(TaOx)等の誘電体 からなる耐圧保持膜13が2000人~3000人の厚さ に形成されており、この耐圧保持膜13の上には、 シリコン原子SIと窒素原子Nとの組成比SI/ N を化学量論比 (S 1 / N = 0.75) とほぼ同程度 (SI / N = 0.65~ 0.85) にした窒化シリコン (SIN) からなる胰厚 100人~ 500人のゲート 絶録膜14が形成されている。このゲート絶録膜 14膜の上には、前記ゲート電極 G の全域に対向 させて、メモリトランジスタ T 10と選択トランジ スタT20とに共用される i型半導体層 1 5 が形成 されている。この「型半導体層15は」~aこのゲート電極の一部分を除く部分をその表面から所定深さに酸化させて酸化絶縁層を形成し、この後前記ゲート電極の上に耐圧保持膜とゲート絶縁と半導体層とソース、ドレイン電極を順次形成するものであるから、1つの薄膜トランジスタとの中にメモリトランジスタと選択トランジスタとを形成した前記薄膜トランジスタメモリを製造することができる。

### (実施例)

以下、本発明の実施例を図面を参照して説明す

第1図~第3図は本発明の第1の実施例を示したもので、第1図は薄膜トランジスタメモリの断面図である。

この薄膜トランジスタメモリの構造を説明すると、第1図において、図中11はガラス等からなる絶縁基板であり、この基板11上には、メモリトランジスタT10と選択トランジスタT20とに共用されるゲート電極Gが形成されている。このゲート電極Gは例えばタンタル(Ta)からなって

S 1 ( 1 型アモルファス・シリコン) からなっており、この 1 型半導体層 1 5 の両側部の上には、n・-a-S 1 ( n 型不純物をドープしたアモルファス・シリコン) からなる n 型半導体層 1 6 を介して、ソース電極 S とドレイン電極 D とが形成されている。

そして、この薄膜トランジスタの中央部分(ゲート電極Gの中央部分に対応する部分)はメモリトランジスタT10とされており、その両側部分(ゲート電極Gの酸化絶縁層12を形成した両側部に対応する部分)はそれぞれ選択トランジスタT20とされている。

すなわち、この実施例の薄膜トランジスタメモリは、薄膜トランジスタのゲート電極Gとゲート絶縁B14との間の耐圧保持層Aを、前記ゲート電極Gの中央部分に対応する部分ではゲート電極Gの再度保持膜13だけからなる薄膜(膜厚2000人~3000人)とし、前記ゲート電極Gの両側部分に対応する部分ではゲート電極Gの表面部に形成した酸化絶線層12と前記耐圧保持限13と

からなる二層の厚膜 (膜厚4000Å~ B000Å) とす ることにより、ゲート電極Gからゲート絶縁膜 14に印加される電界の強度を前記ゲート電極 G の中央部分に対応する部分と両側部分とで異なら せて、前記ゲート絶縁膜のうちの前記耐圧保持膜 13だけからなる薄膜の耐圧保持層Aを介してゲ - ト電極Gと対向する部分だけに電荷蓄積機能を もたせることにより、1つの薄膜トランジスタの 中に、 1 つのメモリトランジスタ T 10とその 両側 に位置する2つの選択トランジスタT20とを形成 したもので、メモリトランジスタT10は、ゲート 電極Gの中央部分と、前記耐圧保持膜13の中央 部分と、ゲート絶録膜14と、i型半導体層15 およびn型半導体層16と、ソース、ドレイン電 極S,Dとで構成され、2つの選択トランジスタ T20はそれぞれ、上記ゲート電極Gの両側部分お よびその表面部の酸化絶線層12と、前紀耐圧保 持膜13と、ゲート絶縁膜14と、上記「型半導 体層15およびn型半導体層16と、上記ソース。 ドレイン電極S、Dとで構成されている。

後上記酸化防止膜17を除去する。

この後は、上記n型半導体層16の上に基板 11全面にわたって、ソース・ドレイン電極 S・ Dとなるクロム等の金属膜を膜付けし、この金属 膜とその下のn型半導体層16をパターニングす ることにより第3図(e)に示すようにソース電 極 S とドレイン電極 D とを形成して、1つの薄膜 トランジスタの中に1つのメモリトランジスタ T10と2つの選択トランジスタT20とを形成した 第2図は上記薄膜トランジスタメモリの等価回路を示しており、ゲート電板Gは図示しないゲートライン(アドレスライン)に接続され、ソース・ドレイン電板S、 D はそれぞれ図示しないソース・ドレインライン(データライン)に接続されてい

第3図は上記薄膜トランジスタメモリの製造方法を示したもので、この薄膜トランジスタメモリ は次のような工程で製造される。

まず、第3図(a)に示すように、基板11上にタンタル(Ta)を4000人~5000人の厚さに膜付けし、このタンタル膜をパターニングしてゲート電極Gを形成した後、このゲート電極Gの上の中央部分に、クロム(Cr)等からなる酸化防止腺17をフォトリソグラフィ法により形成する。

次に、上記酸化防止膜 1 7 をマスクとして前記ゲート電極 G を陽極酸化し、第 3 図( b )に示すようにゲート電極 G の中央部分を除く両側部に、その表面から所定深さ( 2000 Å ~ 3000 Å )に達する酸化絶縁層( T a O x 層) 1 2 を形成し、この

薄膜トランジスタメモリを完成する。

なお、上記メモリトランジスタT10と選択トランジスタT20の面積は、各トランジスタT10、T20の特性をどのように選ぶかによって決めればよく、これによってゲート電極Gの面積、その非酸化領域と酸化領域との面積、およびソース電極Sとドレイン電極Dとの間隔を選べばよい。

この薄膜トランジスタメモリの書込み、消去、 統出しは次のようにして行なわれる。

T10が書込み状態になる。

また、消去時は、上記ゲートラインに-1/2 V Pを印加し、ソースラインとドレインラインにそれぞれ+1/2 V Pを印加する。このような電圧を印加すると、メモリトランジスタT10のゲートとソース、ドレインとの間に書込み消去電圧 V Pに相当する逆電位の電位差が生じてメモリトランジスタT10に保持されているデータが消去される。

一方、統出し時は、ゲートラインに上記書込み消去電圧 V , より十分小さなオン電圧 V o xを印加するとともに、ドレインラインに統出し電圧 ( を印込み消去電圧 V , より十分小さな電圧) V 。を印加し、ソースラインの電位は D とする。このような電圧を印加すると、メモリトランジスタ T 10に保持されているデータに応じて ドレインラインに電流が流れ、これが統出しデータとして出力される。

なお、上記書込み、消去、統出し時のいずれの場合も、選択されたソース、ドレインラインへの 印加電圧がこのソース、ドレインライン上の他の

絶縁膜14に印加される電界の強度を前記ゲート 置極 G の中央部分に対応する部分と両側部分とで 異ならせて、前記ゲート絶縁膜14のうちの前記 耐圧保持膜13だけからなる薄膜の耐圧保持層A を介してゲート電極Gと対向する部分だけに電荷 苦積機能をもたせて、1つの薄膜トランジスタの 中にメモリトランジスタT10と選択トランジスタ T20とを形成しているから、メモリトランジスタ と選択トランジスタとで構成されるメモリ業子の 素子面積を小さくして集積度を上げることができ るし、また、1つの薄膜トランジスタを製造する 工程で上記メモリ素子を構成するメモリトランジ スタT10と選択トランジスタT20とを形成するこ とができるから、少ない工程数で容易に製造する ことができる。しかも、上記薄膜トランジスタメ モリでは、ゲート電極Gとゲート絶縁膜14との 間の耐圧保持層Aのうち選択トランジスタT20部 分の護摩を、ゲート電極Gをその表面から所定深 さに酸化させて形成した酸化粕報層12によって 確保しているため、ゲート電極G上に形成する耐

1

しかして、上記実施例の薄膜トランジスタイモリにおいては、薄膜トランジスタのゲート電極 G とがート電極 G の中央部分に対応する部分に対応するの時 E 保持膜 1 3 だけからなる薄膜とし、前記ゲート電極 G の両側部分に対応する部分ではゲート電極 G の両側部の形成した砂路 B 1 2 と前記耐圧保持膜 1 3 とからなる二層の厚膜とすることにより、ゲート電極 G からゲート

任保持験13の膜厚を選択トランジスタT 20部分限において厚くする場合のように上記耐圧保持膜13の膜面に段差ができることはなしたが見したが発売を選択と対象を表ができることはなしたが平均にのよりでは、が中がでは、ですないがのでは、ですないでは、ですないでは、ですないでは、ですないでは、ですないでは、できるでは、選択を対したがって、というのは、できるによりも信頼性を向上させることができる。にはないでは、選択といって、というも信頼性を向上さることができる。

また、上記実施例の薄膜トランジスタメモリの製造方法は、 蒸板11上にゲート 電極 G を 形成 した後、 このゲート 電極 G の 中央 部分を除く 両側部分をその表面から所定深さに酸化させて酸化絶縁 暦 1 2 を形成し、この後前 記ゲート 電極 G の上に耐圧保持膜13とゲート 絶縁膜14と i 型半導体

. . . .

第4 図および第5 図は本発明の第2の実施例を 示したもので、第4 図は薄膜トランジスタメモリ の断面図、第5 図はその等価回路図である。

この実施例の薄膜トランジスタメモリは、、上記 り 1 の実施例の薄膜トランジスタメモリに、メチリトランジスタ T 10と 2 つの選択トランジスタけてもので、この第 2 のゲート電極 G a は、1 型でた 体 M 1 5 およびソース, ドレイン電極 S 、D では 体 M 1 8 の上に形成した上部ゲート 絶 緑 限 1 8 の上に形 れている。この上部ゲート 絶 緑 限 1 8 の上に形 れている。この上部が ゲート 絶 緑 限 1 8 は、 S に 関 の で れている。 2 の で 化 他 の ない 絶 緑 膜 1 8 は に が に い なる され が ら なる され が に 1 2 の ゲート 電 極 G a は 統 出 し 用 の ゲート 電 か ら な よ か ら な な れ か ら な な れ か ら な な か ら な な れ か ら な な れ か ら な な か ら な な か ら な か ら な か ら な か ら な か ら な か ら な か ら な か ら な か ら な か ら な か ら な な か ら

タメモリにおいても、1つの薄膜トランジスタの 中にメモリトランジスタ T 10と 2 つの選択トラン ジスタT 20とを形成しているから、メモリトラン ジスタ T 10と選択トランジスタ T 20とで構成され るメモリ素子の素子面積を小さくして集積度を上 げることができ、また1つの薄膜トランジスタを **製造する工程で上記メモリ素子を構成するメモリ** トランジスタ T LOと選択トランジスタ T 20とを形 成することができるとともに、ゲート電極Gとゲ 一ト絶級膜14との間の耐圧保持層Aのうち選択 トランジスタ T 20部分の 膜厚を、ゲート 電極 G を その表面から所定深さに酸化させて形成した酸化 絶縁届12によって確保しているため、上記耐圧 保持膜13の上に形成したゲート絶縁膜14上に 設けるし型半導体層15を平坦にかつ均一な厚さ に形成して信頼性を向上させることができる。

また、この第2の実施例の薄膜トランジスタメモリでは、統出しを第2のゲート電極 G a にゲート電圧を印加して行なうようにしているから、統出し時にメモリ用絶縁膜13を介してⅠ型半導体

この実施例の薄膜トランジスタメモリは、メモリトランジスタT10への書き込みおよび消去は弦板11上のゲート電極Gにゲート電圧を印加して行ない、続出しは第2のゲート電極Gaにゲート電圧を印加して行なうようにしたものである。

しかして、この第3の実施例の薄膜トランジス

また、第6図および第7図は本発明の第3の実施例を示したもので、第6図は薄膜トランジスタメモリの断面図、第7図はその等価回路図である。この実施例の薄膜トランジスタメモリにおいてゲート電極Gの両側部に形成した酸化絶樑層12を、ゲート電極Gのほぼ半分の領域に形成することにより、薄膜トランジスタの一半分(ゲート電

極 G とゲート 絶 録 膜 1 4 との間の 耐 圧 保 持 層 A をゲート 電 極 G 上の 耐 圧 保 持 層 1 3 だ け とした 部分)をメモリトランジスタ T 10とし、 他 半分を選択トランジスタ T 20としたもので、 その他の 構成 は上記 第 1 の 実 施 例 の 薄膜トランジスタメモリと同様である。

すなり、1つのでは、1つのでは、1つのでは、1つのでは、1つのでは、1つのでは、1つのでは、1つのでは、1つのでは、1つのでは、1つのでは、1つのでは、1つのでは、1つのでは、10とでは、

層と前記耐圧保持膜とからなる二層の厚膜とする ことにより、ゲート電極からゲート絶縁膜に印加 される電界の強度を前記ゲート電極の一部分に対 応する部分と他の部分とで異ならせて、前記ゲー ト絶疑膜のうちの前記耐圧保持膜だけからなる薄 膜の耐圧保持層を介してゲート電極と対向する部 分だけに電荷蓄積機能をもたせ、ゲート絶縁限に 電荷蓄積機能をもたせた部分をメモリトランジス タとするとともに他の部分を選択トランジスタと したものであり、この薄膜トランジスタメモリは、 1つの薄膜トランジスタの中にメモリトランジス タと選択トランジスタとを形成したものであるか ら、メモリトランジスタと選択トランジスタとで 構成されるメモリ素子の素子面積を小さくして集 **敬度を上げることができるし、また、1つの薄膜** トランジスタを製造する工程で上記メモリ素子を 構成するメモリトランジスタと選択トランジスタ とを形成することができるから、少ない工程数で 容易に製造することができる。しかも、本発明の 郡膜トランジスタメモリでは、ゲート電極とゲー

なお、この第3の実施例の薄膜トランジスタメモリにおいても、前述した第2の実施例と同様に統出し用の第2のゲート電極を設ければ、統出しの綴返しによるメモリトランジスタT10の関値電圧の変化をなくして、半永久的に安定した読出しを行なうことができる。

なお、上記実施例では、ゲート電極Gをタンタルで形成したが、このゲート電極Gは、酸化にかり絶縁性を示すものであれば、例えばチタンよの他の金属で形成してもよく、また、ゲート電極G上に形成する耐圧保持膜13も酸化タンタルに限らず、酸化チタン、チタン酸パリウム、ジルコン酸チタン等の誘電体で形成してもよい。

(発明の効果)

本発明の薄膜トランジスタメモリは、薄膜トランジスタのゲート電極とゲート絶録膜との間の耐圧保持層を、前記ゲート電極の一部分に対応する部分ではゲート電極上の耐圧保持膜だけからなる薄膜とし、前記ゲート電極の他の部分に対応する部分ではゲート電極の表面部に形成した酸化絶録

ト絶録験との間の耐圧保持層のうち選択トランの スタ部分の験厚を、ゲート電極をその表面にかって 定深さに酸化させて形成した酸化絶縁層による 破保しているため、ゲート電極上に形成はおいて 保持機ののように上記耐圧保持機の ができることはなく、 の上に形成したがって上記耐圧保 ができることはなく、 の上において の上において を平坦にかつ均一な厚 を平坦にかった。

また、本発明の薄膜トランジスタメモリのを製造方法は、絶縁甚板上にかかを除く都を形式のの方法を形成の一部分を除く都層を形成の一部分を除れた。一部分を形成して、大大なのでは、大大なのであるから、1つの薄膜トランジスタルを形成した前記があるとができる。


## 4. 図面の簡単な説明

. , . .


第1図~第3図は本発明の第1の実施例を示してもので、第1図および第2図は薄膜トランジスタメモリの製造工程図である。 第4図および第5図は本発明の第2の実施例を示す 薄膜トランジスタメモリの断面図および 第7図は本発明の第2の実施例を示す 薄膜トランジスタメモリの断面図 はな 発明の 節 図 である。 は び その 等価回路図、第8図は 従来の 薄膜トランジスタメモリの 断面図 お

T10…メモリトランジスタ、T20…選択トランジスタ、11…基板、G…ゲート電極、12…酸化絶縁層、13…耐圧保持膜、A…耐圧保持層、14…ゲート絶縁膜、15…1型半導体膜、16…n型半導体層、S…ソース電極、D…ドレイン電極、18…上部ゲート絶縁膜、Ga…第2のゲート電極(統出し用)。


## 出願人 カシオ計算機株式会社




第3 図




W 1 🗵




第2区




第 4 区



第 5 区





第8 区